Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

L4: Entry 9 of 15

File: JPAB

Nov 11, 1985

DOCUMENT-IDENTIFIER: JP 60226128 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

### Abstract Text (2):

CONSTITUTION: After forming a predetermined Locos oxide film, a gate oxide film, polysilicon gate, source drain diffusion layer on a silicon substrate 1, a PSG film 2 of inter-layer insulation film is formed, a contact window is opened and then a lower Al wiring 3 is formed. Next, after depositing a silicon nitride film 4 by plasma vacuum deposition method, the annealing process is carried out within the mixed gas of N2, H2. After, the surface is coated with the photo resist 5 by the rotary coating method, solvent within the photo resist 5 is removed by heat processing. The photo resist 4 is perfectly removed by the etching under the etching condition that the etcthing rate of photo resist 5 and silicon nitride film 4 becomes equal and uneven surface generated by the lower Al wiring is flattened. In this case, the silicon nitride 4 is also partly etched. As the etching gas, CF4/O2 mixed gas is used.

Previous Doc Next Doc Go to Doc#

## 個日本国特許庁(JP)

@特許出願公開

# ◎公開特許公報(A) 昭60-226128

@Int.CI.4

識別記号

**广内整理番号** 

❷公開 昭和60年(1985)11月11日

H 01 L 21/302

L-8223-5F

塞査請求 未請求 発明の数 1 (全3頁)

の発明の名称 半導体装置の製造方法

**到特 顧 昭59-84362** 

**会出 顧 昭59(1984)4月25日** 

**②** 発明者 真弓

門真市大字門真1006番地 松下電子工業株式会社内

创出 顧 人 松下電子工架株式会社

門真市大字門真1006番地

②代理人 升理士中尾 敏男 外1名

明 網 有

1、発明の名称

半導体装置の製造方法。

- 2、特許請求の範囲
  - (1) 四路来子もしくは電極。配線膜を設けた半導体基板上に絶縁膜を被着する工程と、この絶縁 膜にアニール処理を施す工程と、この絶縁膜上 に有機樹脂を回転逸布する工程と、この逸和し た有機樹脂と前記絶縁膜のエッチング速度が段 だ同一となるエッチング条件下で前記有機樹脂 および前記絶縁膜の一部をエッチングする工程 を有することを特徴とする半導体装置の製造方 法。

  - (4) 絶縁膜のアニール処理がイオン・電子をどの 荷電ビーム原射によるアニールであることを特 像とする特許請求の範囲第1項記載の半導体表

量の製造方法。

3、発明の詳細な説明

重集上の利用分野

本発明は半導体装置の製造方法、とりわけ同数 置における被膜表面の平坦化方法に関するもので ある。

#### 従来例の構成とその問題点

 が、そのなかの一例を第1図1~4の工程能れ図 を用いて説明する。

本か、第1 図は A & 多層配線技術において最 も 平坦化の要求される工程、すなわち、上層 A & 配 線を形成するにあたり要求される下層 A & 配線を 被優した絶縁膜(層間絶縁膜)の平坦化工程を示 してかり、情明化のため、あえてトランジスター 領域の断面は示していない。

図に示すように、まず、シリコン基板1上に回路案子(図には示されていない)およびP80から成る層間絶線旗2を設けた後、例えば腹厚0.8 pm の下層 A 6 配線3を形成する(第1図 a)。 との後、例えば、膜厚1.0 pm のプラズマ蒸着法による強化ケイ素膜4を被着する(第1図 b)。 さらに、との強化ケイ素膜4上にホトレジスト5を回転塗布する(第1図 c)。

次化、約200℃の熱処理を施してホトレジスト6中の溶解を除去した後、エッチンダガスとしてCF4/01を用い強化ケイ素膜4およびホトレジスト6のエッチング速度が低程同一となるよう

を条件下でホトレジストBを完全にエッチング除 去する。なおとの時、下層 🛦 🕯 配線 8 上に被着し た盤化ケイ素膜4の一部も同時にエッチングし、 下層▲8 配録3上に若干の筮化ケイ素度を表した。 時点でエッチングを終了する(第1回d)。 これで平坦化工程は終了し、その後、下層 🛦 🖟 配 **嶽と上暦 44 記録間の層間絶象膜、スルーホール、** 上層 ▲& 配線を形成して ▲& 2層配線構造 が完成 されるわけであるが、との場合、ホトレジスト5 ♪よび強化ケイ素膜4を同時にエッチングする工 程において、下層 A B 配譲3 の角壁に沿って筮化 ケイ常膜4が速くエッチングされてしまい、第1 図6に示すような神のが生じる。とのような神が 生じると、後の上層配線形成時に、上層配線の断 盤が生じやすく問題である。との郷の発生の原因 は、プラズマ蒸着法によって強化ケイ栄験を被着 した時、下層 48 配線とシリコン基板面とのコー ナーにおいて選化ケイ素膜中のストレスが大きく なり、エッチングの際に、この部分が急速にエッ

の課さは、エッチング圧力が500 mtorrの時 0.6 μm , エッチング圧力が100 mtorrの時 0.2 μm である。尚、前者は等方性エッチングで あり、後者は異方性エッチングである。このよう 化、携の課さは等方性エッチング時において特に 大きくなる。

#### 発明の目的

本発明はとのような問題を無決するもので、下 最 48 配線に沿って帯が生じない、すなわち、な めらかな平坦化が可能な半導体装置の製造方法を 提供せんとするものである。

#### 発明の構成

本発明は下層 4.6 配線上に被着した強化ケイ素 膜をアニール処理する工程を加え、これにより、 同僚化ケイ素膜のストレスを軽減するととによっ て平塩化エッチングにかけるエッチング速度の均。 一性を高め帯の発生を防止するものである。

#### 突施何の説明

一例として、A&2層配線技術において、本発 明にかかる絶縁膜の平坦化方法を採用したMO8 型半導体装置の製造方法の一実施例を第2図 4 ~ d の工程流れ図を用いて説明する。尚、簡明化のため、図には 4 4 2 層配線部分のみを示し、あえてトランジスター領域の断面は示していない。

チングされてしまりためである。尚、発生する辨

図に示すように、まず、シリコン基板1上に所 定の Looos酸化膜、ゲート酸化膜、ポリシリコン ゲート、ソース・ドレイン拡散層形成処理を行っ たのち、とれらをかかり層間絶縁度のPSG膜2 を形成し、コンタクト窓を開孔した袋、腹厚 O.8 #■ の下暦▲&配線3を形成する〔第2図a〕。 次化、膜厚1.0 μ= のプラズマ蒸浴法による塩化 ケイ素膜4を330℃の処理包度で被着した後、 Hz・Hz 混合ガス中で450℃のアニール処理を 施す〔第2図b〕。絞いて、との上に、ホトレジ スト5を回転量布した後、例えば200℃の熱処 選を施してホトレジスト5中の溶媒をほぼ完全に 飲去する〔第2図 o 〕。次に、ホトレジスト 5 か よび硫化ケイ紫製4のエッチング速度が同一とな るエッチング条件下でホトレジスト4を完全にエ ッチンダ除去し、下層 4.8 配差により生じた凹凸

## 特國昭60-226128(3)

を平坦化する。尚、との時、窒化ケイ実膜 ◆の一部も同時にエッチングされる。

エッチングガスとしては OF 4 / Oz 混合ガスを用い、ホトレジスト 5 かよび窓化ケイ素酸 4 のエッチング速度比が 1 となるように Oz 漫蔵を決定する (第2 図 4 )。 これで平坦化工程は終了し、 後、下層 A 8 配線と上層 A 8 配線を形成して A 8 2 層配線流が完成する。

#### 発明の効果

本発明によれば、空化ケイ素製被着後にアニール処理を施すため、下層 A & 配離と基板面のコーナーにおける強化ケイ素製のストレスが軽減されるため、平坦化のエッチングの際、ほぼ均一に強化ケイ素膜はエッチングされ、神の発生はかなり抑制できる。本実施例の場合、エッチング圧力 B O O B torr の等方性エッチング条件の場合、溝の発生は O.1 μa , エッチング圧力 1 O O B torr の具方性エッチング条件の場合、溝の発生は生じなかった。

尚、本実験では下層AA配象上に選化ケイ素膜を被着したが、酸化ケイ素膜あるいはPBG膜を用いた場合も、同様の効果が期待できることは明らかである。


また、下層A&配線上に被着した絶縁膜をアニールする手段として熱処理以外に、イオン・電子 等の荷電ビーム照射によるアニールも有効である。 4、図面の簡単な説明


第1 図 a ~ d は従来技術を説明するための製造 工程を示す確れ図、第2 図 a ~ d は本発明の一実 施例を説明するための製造工程を示す確求図である。


1 …… 少りコン基板、2 …… P S G 、3 ……下 居 A 8 配額、4 …… (プラズマ) 空化ケイ素膜、 5 ……ホトレジスト、6 ……構。


代理人の氏名 弁理士 中 尾 敏 男 氏か1名

#### 第 1 日









#### 年 2 日

